

Calcolatori Elettronici II (A-L) Appello del 15 luglio 2006

Cognome: Nome:
Matricola:

Prima prova (15 punti)

Un'interfaccia IFSEQ riceve in continuazione dall'esterno dati seriali attraverso una linea XDAT e un clock XCLK (Fig. 1).




Fig. 1

Su comando della CPU PD-32, l'interfaccia avvia l'acquisizione di una stringa binaria S costituita da 1024 bit consecutivi prelevati dalla linea XDAT; al termine, l'interfaccia trasmette alla CPU i seguenti dati:

- il numero di bit P della più lunga sottosequenza di S tutta costituita da 0;
- il numero di bit Q della più lunga sottosequenza di S tutta costituita da 1.

Il software di controllo dell'interfaccia, organizzato come subroutine, avvia una singola acquisizione al termine della quale utilizza i valori restituiti dall'interfaccia per aggiornare due tavole PTABLE e QTABLE definite come segue:

- PTABLE[j] contiene il numero di acquisizioni che hanno restituito $P = j$;
- QTABLE[k] contiene il numero di acquisizioni che hanno restituito $Q = k$.

Progettare l'hardware dell'interfaccia IFSEQ e codificare il relativo software di controllo, corredandolo di adeguati commenti.

-
- Utilizzare questo foglio come cartellina per contenere i fogli con le risposte.
 - Scrivere chiaramente e in maniera ordinata e leggibile.
 - Non è consentito consultare libri o appunti, ed è severamente proibito copiare.
 - Tempo a disposizione: **2 ore**.
 - Discussione e verbalizzazione: Giovedì 20 luglio 2006, ore 09:00, Aula 1 (Via del Castro Laurenziano).

Ai sensi della legge n. 675 del 31/12/96, il/la sottoscritto/a autorizza la pubblicazione su web dei risultati della presente prova.

Firma leggibile

.....

Calcolatori Elettronici II (A-L) Appello del 15 luglio 2006

Cognome: Nome:
Matricola:

Seconda prova

- (5 punti)** Si consideri l'istruzione MIPS-32 *Jump And Link Register*:
`jalr $rd, $rs`
che esegue un salto incondizionato alla subroutine il cui indirizzo è contenuto nel registro `$rs` salvando l'indirizzo di ritorno nel registro `$rd`. Illustrare quali modifiche vanno apportate all'architettura base della CPU in versione pipeline per l'implementazione di tale istruzione, e discutere gli eventuali conflitti che ne conseguono.
- (5 punti)** Se in un sistema viene sostituita una componente *A*, le prestazioni del sistema aumentano del 15%; se viene sostituita una diversa componente *B*, le prestazioni aumentano del 20%; se infine viene sostituita una terza componente *C*, le prestazioni aumentano del 25%. Di quanto aumentano le prestazioni del sistema se vengono sostituite *tutte e tre* le componenti *A*, *B* e *C*?
- (5 punti)** Un sistema di memoria virtuale ha le seguenti caratteristiche: indirizzo virtuale da 36 bit, pagine fisiche da 8 Kbyte, memoria fisica da 4 Gbyte. Assumendo il byte come minima unità indirizzabile, descrivere il meccanismo di paginazione corrispondente. Determinare quindi le dimensioni della Page Table, trascurando lo spazio necessario sia per i bit di validità, dirty, protezione, etc., che per le informazioni di puntamento alla memoria di massa.

-
- Utilizzare questo foglio come cartellina per contenere i fogli con le risposte.
 - Scrivere chiaramente e in maniera ordinata e leggibile.
 - Non è consentito consultare libri o appunti, ed è severamente proibito copiare.
 - Tempo a disposizione: **2 ore**.
 - Discussione e verbalizzazione: Giovedì 20 luglio 2006, ore 09:00, Aula 1 (Via del Castro Laurenziano).

Ai sensi della legge n. 675 del 31/12/96, il/la sottoscritto/a autorizza la pubblicazione su web dei risultati della presente prova.

Firma leggibile

.....