Università di Roma "La Sapienza" - Facoltà di Ingegneria
Laurea Specialistica in Ingegneria Informatica - Corso di Reti Logiche
Testi adottati
Letture supplementari
Famiglie logiche
PD32 Input/Output
Esempi di progetti
[1] G. Cioffi, Reti combinatorie, Siderea, Roma, 1995.
[2] G. Cioffi, B. Ciciani, Reti sequenziali, McGraw Hill, Milano, 1998.
[3] A. Chiari, Appunti integrativi dalle lezioni, Roma, 2005/2006.
|
Descrizione |
Copie locali |
|
| [A1] |
Famiglie di porte logiche - Note dal corso di Elettronica dei Sistemi Digitali, Prof. U. Pellegrini, Dip. di Fisica, Università degli Studi di Milano. |
CHM (108K) HTML.ZIP (104K) |
| [A2] | Hardware
dei circuiti digitali integrati  - Dispensa dal corso di Esperimentazioni di Fisica, Prof. B. Marangelli, Dip. di Fisica, Università di
Bari. |
PDF (128K) |
| [A3] | Inside Logic Gates - Veloce panoramica delle principali famiglie di porte logiche (K. Bigelow). | CHM (72K) HTML.ZIP (72K) |
| [A4] | Digital Device Characteristics - Slide dal corso di Switching Theory and Logical Design,
Prof. B. McNair, Stevens Institute of
Technology. |
PDF (98K) |
| [A5] | Alcune pagine sulla tecnologia Emitter Coupled Logic, adattate da J.F. Wakerly, Digital Design: Principles and Practices, Prentice-Hall, 1999. | PDF (174K) |
|
Descrizione |
Copie locali |
|
| [B1] |
Dispense per il corso di Reti Logiche (F. Zito), Università di Roma "La Sapienza" |
|
PD32 Interfacciamento con i dispositivi di I/O |
PDF (1.5 MB) PDF (1.1 MB) PDF (2.8 MB) |
|
| (Nota: Il sito originale da cui sono stati prelevati questi documenti è attualmente irraggiungibile. Copie delle pagine originali, ma non dei documenti PDF, possono essere visionate tramite archive.org). | ||
| [B2] | PD-32 - Tecniche di Input/Output (Parte 1+2) | PDF (233 KB) |
|
Descrizione |
Copie locali |
|
| [C1] |
Appunti sui Codificatori (Rev. 1.2) |
PDF (190 KB) |
Diversi esempi di progetti svolti e da svolgere sono stati raccolti nella pagina delle prove d'esame.
Last update 2007-12-05 22:47