

# RETI LOGICHE

APPELLO DEL 12-12-2005 - TEMA A

STUDENTE: \_\_\_\_\_

V.O.  N.O.

**D1 (60%)** - Un processore crittografico acquisisce un messaggio di lunghezza 1 Kbyte, bit a bit, su una linea seriale D sincronizzata con un segnale di clock CK. Il bit iniziale (bit 0 del byte 0) del messaggio è segnalato con un impulso su una linea SYNC\_IN sincrona con CK. I byte ricevuti vengono memorizzati in una memoria FIFO da 1 Kbyte. Terminata la memorizzazione del messaggio, il processore estrae i byte dalla FIFO e ne combina i bit in ordine inverso (bit iniziale: bit 7 del byte 0) con i bit di una parola-chiave di 64 bit memorizzata in un registro interno all'unità; quindi invia il flusso seriale crittografato sulla linea di uscita, emettendo un impulso sulla linea SYNC\_OUT all'inizio del messaggio. Progettare lo schema logico del processore e indicare le relative temporizzazioni.

**D2 (10%)** - Sintetizzare la funzione di maggioranza a tre variabili con sole porte logiche di tipo NOR.

**D3 (10%)** - Indicare la struttura dettagliata di un banco di RAM di capacità 512 MWord realizzato con moduli RAM di capacità 64 Mbyte.

**D4 (20%)** - Determinare la massima frequenza di lavoro di un sistema SCA/SCO di tipo Mealy/D-Mealy in funzione dei tempi caratteristici dei componenti delle due reti.



