

17/DICEMBRE/2004

①


INTERFAZIA "IFSPK"

Produce messaggi audio multimediali verso un canale di uscita esterna da 8 linee di output $XDo_{0..7}$ e da un clock interno XCLK de 8 KHz. Un messaggio è costituito da una sequenza di campioni audio a 8 bit, che vengono applicati alle linee $XDo_{0..7}$ e sincronizzati con XCLK.


Una memoria RAM, residente sulle periferie è organizzata in 16 M parole de 8 bit, contenendo i campioni relativi ai 256 messaggi, numero dei quali ha durata superiore ai 50 secondi.

ATTENZIONE (MODIFICO IL TESTO) ~~NON APRENDE~~

LA CPU INVIA A IFSPK UN numero N ($0 \leq N \leq 256$) che identifica il messaggio da eseguire. IFSPK INVIA UN INTERRUPT NON APPENA IL DATO È PRONTO.




GESTIONE PORTE INPUT/OUTPUT



NON SONO PREVISTE PORTE DI INPUT IN QUANTO LA PERIFERICA NON INVIA NESSUN DATO ALLA CPU, TRANNE CHE UN INTERRUPT


ORGANIZZAZIONE ROM



$$16 \text{N} \Rightarrow 16 = 2^{20} \Rightarrow 16 \text{N} = 2^{\underline{24}}$$

24 bit di indirizzo A_{0..23}

[SCA]



"RAGIONAMENTO"


Gli 8 bit che provengono dalla CPU vengono ampliati nella loro parte più significativa, da 16 zeri, così da formare un indirizzo a 24 bit.


Le 8 uscite vengono mandate in un registro che in uscita è collegato ad un decodiceur il quale invia gli 8 bit nella rispettiva linea di DATA.

IL PROBLEMA - A NO NEED OF VOLTAGE SOURCE CON IL CLOCK... AT STREGO.

SE DENTI 8KHz NOI

Per inviare gli 8 bit nelle rispettive uscite, uno un cedetore 74LS191 le cui uscite saranno gli ingressi di controllo del decodiceur





$$8 + 3 = 11 \text{ STATI}$$

\Rightarrow CONTATORE A 4 bit $\Rightarrow 10011 = 2^4$

