

Calcolatori Elettronici II (A-L) Esonero del 19 giugno 2006

Cognome: Nome:
Matricola:

Prova unica (15 punti)

Un'interfaccia IFRNG riceve in continuazione da un bus esterno $XDATA_{0-15}$ dati paralleli a 16 bit, da interpretare come valori numerici assoluti, sincronizzati a un clock esterno $XCLK$. La CPU PD-32, dopo aver inviato all'interfaccia due valori numerici M ed N , comanda l'acquisizione di un blocco di 4096 dati consecutivi x_i ($0 \leq i < 4096$) dalle linee $XDATA$; l'interfaccia genera tre valori numerici P , Q , R tali che:

- P è il conteggio dei valori x_i tali che $x_i < M$;
- Q è il conteggio dei valori x_i tali che $M \leq x_i \leq N$;
- R è il conteggio dei valori x_i tali che $N < x_i$.

I tre risultati P , Q , R vengono quindi trasmessi alla CPU, che li dispone ordinatamente in una tavola $RTABLE$ residente in memoria.

Progettare l'hardware dell'interfaccia IFRNG e codificare il relativo software di pilotaggio sotto forma di subroutine, corredandolo di adeguati commenti.

-
- Utilizzare questo foglio come cartellina per contenere i fogli con le risposte.
 - Scrivere chiaramente e in maniera ordinata e leggibile.
 - Non è consentito consultare libri o appunti, ed è severamente proibito copiare.
 - Tempo a disposizione: **1.5 ore**.

Ai sensi della legge n. 675 del 31/12/96, il/la sottoscritto/a autorizza la pubblicazione su web dei risultati della presente prova.

Firma leggibile

.....