

D1 (50%) - Si vuole progettare un tester di circuiti logici controllato da un processore PD32; i circuiti da collaudare hanno al massimo otto bit di ingresso e otto di uscita. La periferica sia dotata di un banco di memoria RAM di 2 Mword realizzato con moduli da 1 Mbyte, accessibile in scrittura dal micro a partire dall'indirizzo 80000000h: i byte meno pesanti della RAM costituiscono i valori (*vettori di test*) che la periferica dovrà applicare agli ingressi del circuito sotto test e i byte più pesanti rappresentano i valori rispettivi che dovrebbero essere restituiti dal circuito sotto test nel caso di funzionamento corretto. Ad ogni vettore di test applicato la periferica confronta la risposta effettiva del circuito con quella attesa e termina il collaudo del circuito al verificarsi di una delle due condizioni:


- l'applicazione di tutti i vettori di test con esito positivo (tutte le risposte effettive del circuito coincidono con quelle attese);
- la prima discrepanza tra una risposta effettiva e quella attesa (esito negativo).

Quando il micro vuole avviare un collaudo invia alla periferica:


- il numero dei vettori di test (e delle relative risposte) predisposti nella memoria;
- un segnale di inizio collaudo.

In risposta la periferica effettua il collaudo e al termine emette una richiesta di interruzione al processore per comunicargli l'esito del confronto; inoltre, nel caso di esito negativo restituisce al micro sia l'indirizzo del vettore di test che ha determinato la terminazione del collaudo, sia il relativo vettore di risposta del circuito (guasto).


N.B. Per effettuare i confronti sempre tra byte, si suppone di estendere i k bit di uscita del generico circuito sotto test con 8-k linee di uscita collegate a 0 logico (ad esempio, nel collaudo di un modulo full-adder al tester verrebbero presentate le due uscite di somma e riporto e inoltre altri sei bit nulli).



16 VALS 2^{21} (2H)



TC = 0 → valori diversi
TC = 1 → valori uguali;
scansione terminata



- il processore invia il numero di valori da testare (VAL);
- invia lo start
- il conteggio si interrompe quando:
 - il contatore ha eseguito un numero di cicli pari a VAL (TC passa da 0 a 1) o
 - D passa da 0 a 1 (trovata diversità)
- viene inviata interruzione
- il processore legge il bit D, e in caso sia 1 legge il byte in uscita dal circuito logico e l'indirizzo della RAM

Il clock può essere indifferentemente il system clock o il clock della periferica.

