Reti Logiche
Appello dell'8 gennaio 2008

(D1) Un'interfaccia IF-DDIV riceve dalla CPU PD-32 i seguenti dati, nell'ordine:

- un numero decimale Y codificato in BCD, tale che $0 < Y < 10$;
- un numero decimale X ad 8 cifre, codificato in BCD e impaccato in una singola parola da 32 bit.

Alla ricezione di X l'interfaccia calcola, in esattamente 8 periodi di System Clock, il quoziente Q e il resto R della divisione intera X / Y; tali due risultati, espressi nello stesso formato di X e, rispettivamente, di Y, sono quindi resi disponibili alla CPU.

Progettare l'hardware dell'interfaccia e illustrare le temporizzazioni relative.


SIN
IODB
D0 Q0 D1 Q1 D2 Q2 D3 Q3 D4 Q4 D5 Q5 D6 Q6 D7 Q7
[0] [4] [8] [12] [16] [20] [24] [28]
[1] [5] [9] [13] [17] [21] [25] [29]
[2] [6] [10] [14] [18] [22] [26] [30]
[3] [7] [11] [15] [19] [23] [27] [31]
SELX
IOWR
SELX
IORD
SHEN
SYSCLK
LD
OE
EN
CLK
SOUT
START
4x
Parallel-In
Parallel-Out
Shift Register
Async Load
3-State Output
4Kx8 ROM
A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0
CE
"xxxxxxx"
7
7-bit
Equality
Comparator
IOAB[7] IOAB[6] IOAB[5] IOAB[4] IOAB[3] IOAB[2] IOAB[1]
A B
EQ
IOAB[0]
SELY
SELX
IODB[3] IODB[2] IODB[1] IODB[0]
D Q
SELY
IOWR
G
Y-Latch
4x
3-State Buffer
IODB[0] IODB[1] IODB[2] IODB[3]
O I
E
SELY
IORD
Q D
SYSCLK
CLK
E
CLR
SHEN
START
"1"
"0"
D3 D2 D1 D0
Up Counter
mod 16
Async Load
Async Clear
SYSRESET
SYSCLK
START
LD
CLK
CLR
CE
Q3
SHEN





$$Q = \lfloor 10 \times R' + X_k \rfloor$$
$$R = (10 \times R' + X_k) \bmod 10$$

```
20080108 | 7
---------+---------
02       | 0
 20      |  2
  60     |   8
   48    |    6
    60   |     8
     41  |      5
      60 |       8
       48|        6
        6|
```



(D2) Determinare in quale base $b > 0$ il numero 687_{14} si esprime come 5555_b, e giustificare la risposta.

$$\begin{aligned} 687_{14} &= 6\,14^2 + 8\,14 + 7 = \\ &= 1295 \end{aligned}$$

$$\begin{aligned} 1295 &= 5b^3 + 5b^2 + 5b + 5 = \\ &= 5(b^3 + b^2 + b + 1) = \\ &= 5(b+1)(b^2+1) \end{aligned}$$

$$(b+1)(b^2+1) = 259 = 7 \cdot 37$$

$$\begin{cases} b + 1 = 7 \\ b^2 + 1 = 37 \end{cases}$$

$$b = 6$$



(D3) La *funzione di identità* o di *coincidenza*) di n variabili $ID_n(x_1, x_2, ..., x_n)$ vale 1 se e solo se $x_1 = x_2 = ... = x_n$, mentre vale 0 in tutti gli altri casi.

(a) Implementare la funzione ID_3 (cfr. figura a fianco) utilizzando porte logiche convenzionali.

(b) Dimostrare che l’operatore ID_3, eventualmente corredato delle costanti logiche 0 e/o 1, è universale.

(c) Implementare la funzione $x \oplus y \oplus z$ utilizzando *soltanto* operatori ID_3.



$ID_3(x_1, x_2, x_3) = \overline{x}_1\overline{x}_2\overline{x}_3 + x_1x_2x_3$





$$\begin{aligned} x \oplus y \oplus z &= x \oplus \overline{y} \oplus \overline{z} = \\ &= (x \oplus \overline{y}) \oplus \overline{z} = \\ &= ID_3(x, x, y) \oplus \overline{z} = \\ &= ID_3(ID_3(x, x, y), z, z) \end{aligned}$$





(D4) Assumendo che lo stato iniziale del circuito sequenziale illustrato a fianco sia `11111`, determinare la sequenza di uscita *Y* ottenuta applicando la sequenza di ingresso *X* = `1100110011001100`.

X	$Q_1Q_2Q_3Q_4Q_5$	$Q_1'Q_2'Q_3'Q_4'Q_5'$	Y
1	11111	01010	**0**
1	01010	10101	**1**
0	10101	11111	**1**
0	11111	11010	**0**
1	11010	11101	**1**
1	11101	01011	**1**
0	01011	10000	**0**
0	10000	01000	**0**
1	01000	10100	**0**
1	10100	11010	**0**
0	11010	01101	**1**
0	01101	10011	**1**
1	10011	01100	**0**
1	01100	10110	**0**
0	10110	01011	**1**
0	01011	10000	**0**

X = 1100110011001100
Y = 0110110000110010