minilogo.gif (2094 bytes)

Architetture RISC

up.gif (1014 bytes) right.gif (1020 bytes)

Architetture RISC

La tendenza generale nell'architettura e nell'organizzazione dei calcolatori è stata per lungo tempo rivolta verso una sempre maggiore complessità della CPU: set di istruzioni più vasto, modi di indirizzamento più complicati, registri maggiormente specializzati, e così via. Negli ultimi anni, tuttavia, si è registrato un interesse crescente verso un approccio innovativo all'architettura dei calcolatori, noto col nome di Reduced Instruction Set Computer (RISC), che sembra consentire una maggiore efficienza nell'implementazione di sistemi di elaborazione. L'esposizione che segue è rivolta all'introduzione dei concetti che stanno alla base delle architetture RISC. Verranno esposti i risultati di alcuni studi sulla struttura dei programmi compilati, e si vedrà in qual modo essi abbiano ispirato l'approccio RISC; verranno quindi riassunti tre concetti chiave dell'architettura RISC: l'uso ottimizzato dei registri, il set ridotto di istruzioni e il pipeline. Si concluderà con una discussione della controversia -- ancora non risolta -- tra i sostenitori delle architetture RISC e quelli delle architetture CISC (Complex Instruction Set Computer).
Appunti per il corso di
Tecniche Numeriche e Analogiche,
Facoltà di Scienze dell'Informazione,
Università di L'Aquila,
1989-90.

Indice

  1. Introduzione
  2. Caratteristiche di esecuzione delle istruzioni
  3. Uso ottimizzato dei registri
  4. L'architettura con set di istruzioni ridotto
  5. Il pipeline nelle CPU RISC
  6. La controversia RISC/CISC
  7. Riconoscimenti
  8. Bibliografia
minilogo.gif (2094 bytes)

Architetture RISC

up.gif (1014 bytes) right.gif (1020 bytes)

© 1997-2003 Paolo Marincola (Rome, Italy)
e-mail:
pmaNOSPAM@acm.org (eliminare i caratteri "NOSPAM" per ottenere l'indirizzo esatto)
Commenti, osservazioni e suggerimenti sono estremamente graditi.

Last revised: 2003-12-06 19:48